求Verilog HDL程序

題目：

求Verilog HDL程序
1編寫求補碼的Verilog HDL程序,輸入是帶符號的8位二進位數.
2有一個比較電路,當輸入的一位8421BCD碼大於4時,輸出爲1,否則爲0.試編寫出Verilog HDL程序.

解答：

1
module sig2component(clk,rst_n,din,dout)
input clk;
input rst_n;
input [7:0] din;
output [7:0] dout;
always @ (posedge clk or negedge rst_n)
if (!rst_n)
dout